近日，我院2023级本科生李丹以第一作者身份参与完成的科研成果发表于国际知名期刊 Applied Surface Science（中国科学院二区，IF=6.9）。该研究聚焦先进芯片集成关键技术——混合键合（Hybrid Bonding）中的界面可靠性问题，从原子尺度揭示了三维芯片集成过程中介电界面的键合形成与失效演化规律，为提升下一代高密度芯片集成技术的可靠性提供了新的理论依据。相关研究成果以“Atomistic bonding and nanoscale separation mechanisms of plasma-activated and hydrated SiCN/SiCN dielectric interfaces for hybrid bonding”为题发表。

随着人工智能、高性能计算和先进电子系统的快速发展，芯片对集成密度、计算性能和能效提出了更高要求。然而，传统依靠缩小晶体管尺寸提升性能的“摩尔定律”正在面临物理极限。为了继续提升芯片性能，先进封装和芯片异质异构集成技术成为下一代集成电路发展的重要方向。其中，混合键合技术作为先进三维集成技术的重要组成，通过将芯片或晶圆表面的金属互连与介电界面直接连接，实现了远低于传统封装工艺的互连间距，可显著提高芯片堆叠密度和信号传输性能。目前，该技术已成为高性能存储器、人工智能芯片以及异构集成器件的重要发展方向（图1）。

图1 芯片异质异构集成与混合键合技术

芯片异质异构集成是推动未来芯片性能提升的重要方向，而界面可靠性是实现高密度三维集成的关键基础。在混合键合过程中，除了负责电信号传输的金属互连结构外，芯片周围的介电界面同样发挥着重要作用。介电界面就像连接芯片各层结构的“粘合层”，其结合强度和稳定性直接影响三维芯片结构的性能与可靠性。然而，由于界面连接涉及原子迁移、化学反应和微观结构演变等复杂过程，长期以来，人们对于其内部作用机制缺乏清晰认识。

针对这一问题，团队以SiCN介电层为研究对象，利用原子尺度模拟方法，构建了经过等离子体活化和水合处理后的键合界面模型，系统研究了工艺组成、表面处理条件以及环境因素对界面互连性能的影响（图2）。团队提出了一种能够描述界面互连状态的新方法，将原子尺度变化与宏观尺度的界面可靠性联系起来，从而更加准确地理解芯片集成结构在受到外部作用时的演化过程，揭示了先进电子制造中“如何实现更可靠界面互连”的关键规律，为优化介电设计和键合工艺提供了理论依据。

图2. 法向牵引力、总界面键级以及跨界面键数的时间演化过程

近年来，学院高度重视本科生创新能力培养，持续推动科研育人与人才培养深度融合，鼓励学生早进课题、早进团队，在科研实践中深化专业理解、提升创新能力。王诗兆老师团队积极探索本科生科研培养模式，长期吸纳电子信息、集成电路、物理、机械工程、材料科学、计算机等相关专业优秀本科生参与科研训练，围绕芯片异质异构集成、MEMS智能感知等前沿研究方向，为学生提供涵盖文献阅读、理论分析、建模仿真、实验研究、论文写作和学科竞赛的系统化科研训练平台，促进学生从知识学习向科研创新能力转变。

304永利集团23级本科生李丹，武汉大学田志强为论文共同第一作者，304永利集团王诗兆为论文通讯作者，23级田梓晗，24级周文岚、葛畅以及25级王薪童同学参与了该工作。该研究得到了国家自然科学基金项目（项目编号：62504170）以及304永利集团科研启动基金的支持。

撰稿人：李 丹

审核人：林 华

王诗兆